Latches and Flip-Flops: One Bit of Memoryلاچەکان و فلیپ-فلۆپەکان: بیرگەی یەک بیتی

Every circuit in the course so far — gates, adders, multiplexers, decoders — is combinational: its output depends only on the inputs at this moment. Change the inputs back and the output forgets everything. A computer also needs circuits that remember: the number you just typed, the next instruction, a running count. Their output depends on the present inputs and on what happened before. These are sequential circuits (What comes next introduced the idea).

هەموو سووڕێکی کۆرسەکە تا ئێستا — گەیتەکان، کۆکەرەوەکان (Adder)، مەڵتیپلێکسەرەکان (Multiplexer)، کۆدهەڵوەشێنەرەکان (Decoder) — تێکەڵەییـە: دەرخستەکەی (Output) تەنها بەندە بە نێوخستەکانی (Input) ئەم ساتە. نێوخستەکان بگەڕێنەرەوە و دەرخستە هەموو شتێک لەبیر دەکات. کۆمپیوتەر (Computer) پێویستی بە سووڕی وەهاش هەیە کە لەبیریان بمێنێت: ئەو ژمارەیەی ئێستا نووسیت، ڕێکارنامەی (Instruction) داهاتوو، ژمارەیەک کە دەژمێردرێت. دەرخستەی ئەمانە بەندە بە نێوخستەکانی ئێستا و بەوەی پێشتر ڕوویداوە. ئەمانە سووڕە زنجیرەییەکان (Sequential circuit)ن (دواتر چی دێت بیرۆکەکەی ناساند).

A device that stores a bit needs three things: two stable states (one for 0, one for 1), a way to read the state, and a way to set it. The circuits of this lesson build all three from ordinary gates.

ئامێرێک کە بیتێک هەڵدەگرێت پێویستی بە سێ شتە: دوو دۆخی جێگیر (یەکێک بۆ 0 و یەکێک بۆ ⁦1⁩)، ڕێگایەک بۆ خوێندنەوەی دۆخەکە و ڕێگایەک بۆ دانانی. سووڕەکانی ئەم وانەیە هەر سێکیان لە گەیتی ئاسایی دروست دەکەن.

Every circuit so far sends signals one way, from inputs to outputs. To remember, a circuit needs feedback: an output wired back to an input. The simplest case is two NOT gates in a loop. If the first outputs 0, the second outputs 1, which keeps the first at 0 — the loop holds itself in that state forever. The opposite state (1 and 0) is just as stable. A circuit with two stable states is called bistable, and that is exactly one bit of memory.

هەموو سووڕێکی تا ئێستا سیگناڵەکان (Signal) بە یەک ئاڕاستە دەنێرێت، لە نێوخستەکانەوە بۆ دەرخستەکان. بۆ ئەوەی لەبیری بمێنێت، سووڕێک پێویستی بە فیدباک هەیە: دەرخستەیەک کە بگەڕێنرێتەوە بۆ نێوخستەیەک. سادەترین نموونە دوو گەیتی NOTـە لە بازنەیەکدا. ئەگەر یەکەمیان 0 بدات، دووەمیان 1 دەدات کە یەکەمیان لە 0دا دەهێڵێتەوە — بازنەکە خۆی بۆ هەمیشە لەو دۆخەدا ڕادەگرێت. دۆخە پێچەوانەکەش (⁦1⁩ و ⁦0⁩) هەر ئەوەندە جێگیرە. سووڕێک کە دوو دۆخی جێگیری هەبێت پێی دەوترێت دوو-جێگیر (bistable) و ئەمە ڕێک یەک بیت بیرگەیە.

Feedback can also do the opposite. Put an odd number of NOT gates in a ring — three, say — and no state is stable: each gate keeps flipping the next one, so the output oscillates. Such a ring oscillator is a simple clock source; its speed depends on the gate delays.

فیدباک دەتوانێت پێچەوانەکەش بکات. ژمارەیەکی تاک گەیتی NOT — بۆ نموونە سێ — لە ئەڵقەیەکدا دابنێ و هیچ دۆخێک جێگیر نابێت: هەر گەیتێک بەردەوام دواترین هەڵدەگەڕێنێتەوە، بۆیە دەرخستە دەلەرێتەوە. ئەم لەرەرە ئەڵقەییە (ring oscillator) سەرچاوەیەکی سادەی سیگناڵی کاتژمێرە؛ خێراییەکەی بەندە بە دواکەوتنی گەیتەکان.

Replace the two NOT gates of the loop by two NOR gates. Each gate keeps one input for the feedback and gets one free input: S (set) and R (reset). The outputs are Q and its complement $\overline{Q}$. With $S = R = 0$ a NOR gate acts like a NOT gate, so the loop simply holds its state. Watch what a short 1 on S, and later on R, does:

لە جیاتی دوو گەیتی NOTـی بازنەکە، دوو گەیتی NOR دابنێ. هەر گەیتێک یەک نێوخستە بۆ فیدباک دەهێڵێتەوە و یەک نێوخستەی ئازاد وەردەگرێت: S (set، دانان) و R (reset، سفرکردنەوە). دەرخستەکان Q و تەواوکەرەکەی (Complement)، $\overline{Q}$ـن. کاتێک $S = R = 0$ بێت، گەیتی NOR وەک گەیتی NOT کار دەکات، بۆیە بازنەکە تەنها دۆخەکەی خۆی ڕادەگرێت. سەیر بکە 1ـێکی کورت لەسەر S و دواتر لەسەر R چی دەکات:

Why does it work? A NOR gate outputs 0 as soon as any input is 1. So $S = 1$ forces $\overline{Q}$ to 0; the top gate then sees $R = 0$ and $\overline{Q} = 0$ and outputs $Q = 1$. When S drops back to 0, the bottom gate still sees $Q = 1$ on its other input, so $\overline{Q}$ stays 0 and Q stays 1.

بۆچی کار دەکات؟ گەیتی NOR هەر کە هەر نێوخستەیەک 1 بێت 0 دەدات. بۆیە $S = 1$ $\overline{Q}$ دەکاتە 0؛ پاشان گەیتی سەرەوە $R = 0$ و $\overline{Q} = 0$ دەبینێت و $Q = 1$ دەدات. کاتێک S دەگەڕێتەوە بۆ 0، گەیتی خوارەوە هێشتا $Q = 1$ لەسەر نێوخستەکەی تری دەبینێت، بۆیە $\overline{Q}$ هەر 0 و Q هەر 1 دەمێنێت.

What if S and R are both 1? Each NOR gate has a 1 on an input, so both outputs become 0. Now Q and $\overline{Q}$ are equal, which breaks the rule that $\overline{Q}$ is the complement of Q. Worse, when S and R return to 0 at the same moment, both gates try to switch to 1 together: the latch may end up in either state, or even oscillate for a while. This is a race, and nobody can say the result in advance.

ئەگەر S و R هەردووکیان 1 بن چی دەبێت؟ هەر گەیتێکی NOR 1ـێکی لەسەر نێوخستەیەک هەیە، بۆیە هەردوو دەرخستە دەبنە 0. ئێستا Q و $\overline{Q}$ یەکسانن کە ئەو یاسایە دەشکێنێت کە $\overline{Q}$ تەواوکەری Qـیە. خراپتر ئەوەیە کاتێک S و R لە هەمان ساتدا دەگەڕێنەوە بۆ 0، هەردوو گەیت پێکەوە هەوڵ دەدەن ببنە 1: لاچەکە لەوانەیە بگاتە هەر یەکێک لە دوو دۆخەکە، یان تەنانەت ماوەیەک بلەرێتەوە. ئەمە پێشبڕکێیە (race) و کەس ناتوانێت پێشوەختە ئەنجامەکە بڵێت.

So the rule for the SR latch is: never make S and R 1 together, written $SR = 0$. Under that rule its behaviour is described by one equation, where $Q^+$ is the next value of Q:

بۆیە یاسای لاچی SR ئەمەیە: هەرگیز S و R پێکەوە مەکە بە 1، کە دەنووسرێت $SR = 0$. بەپێی ئەو یاسایە ڕەفتارەکەی بە یەک هاوکێشە (Equation) وەسف دەکرێت، کە $Q^+$ بەهای داهاتووی Qـیە:

The same latch can be built from two cross-coupled NAND gates. A NAND gate is forced by a 0 on an input, so here the inputs are active-low: they rest at 1, and a short 0 on $\overline{S}$ sets the latch, a short 0 on $\overline{R}$ resets it. The bars in the names remind you of this.

هەمان لاچ دەتوانرێت لە دوو گەیتی NANDـی (NAND gate) بەیەکەوەبەستراو دروست بکرێت. گەیتی NAND بە 0ـێک لەسەر نێوخستەیەک ناچار دەکرێت، بۆیە لێرەدا نێوخستەکان چالاکن بە LOW: لە دۆخی ئاساییدا 1ـن و 0ـێکی کورت لەسەر $\overline{S}$ لاچەکە دادەنێت، 0ـێکی کورت لەسەر $\overline{R}$ سفری دەکاتەوە. هێڵی سەر ناوەکان ئەمەت بیر دەخاتەوە.

A real use: a mechanical switch bounces — its contacts hit and spring apart several times in a few milliseconds, so a counter would see many presses. Wire a changeover switch to the $\overline{S}$ and $\overline{R}$ inputs of a NAND latch: the first touch sets or resets the latch, and the bounces cannot change it back. The 74HC279 chip holds four such latches.

بەکارهێنانێکی ڕاستەقینە: سویچێکی (Electrical switch) میکانیکی دەلەرێتەوە (bounce) — خاڵەکانی لە چەند میلی چرکەیەکدا چەند جار بەر یەک دەکەون و جیا دەبنەوە، بۆیە ژمێرەرێکی دیجیتاڵ چەندین داگرتن دەبینێت. سویچێکی دوو-ڕێ بە نێوخستەکانی $\overline{S}$ و $\overline{R}$ـی لاچێکی NAND ببەستە: یەکەم بەرکەوتن لاچەکە دادەنێت یان سفری دەکاتەوە و لەرینەوەکان ناتوانن بیگەڕێننەوە. چیپی (Microchip) ⁦74HC279⁩ چوار لاچی وەهای تێدایە.

An SR latch reacts at once to S and R. Usually we want to decide when it may change. Add two AND gates in front of S and R, both controlled by an enable input EN (also called C or G): when $\mathrm{EN} = 0$ both AND outputs are 0, so the latch holds; when $\mathrm{EN} = 1$, S and R pass through. This is a gated SR latch.

لاچی SR دەستبەجێ وەڵامی S و R دەداتەوە. زۆرجار دەمانەوێت بڕیار بدەین کەی دەتوانێت بگۆڕێت. دوو گەیتی AND (AND gate) لە پێش S و R دابنێ کە هەردووکیان بە نێوخستەی چالاککردن، EN (یان C یان G)، کۆنترۆڵ دەکرێن: کاتێک $\mathrm{EN} = 0$ بێت، دەرخستەی هەردوو ANDـەکە 0ـە، بۆیە لاچەکە ڕادەگرێت؛ کاتێک $\mathrm{EN} = 1$ بێت، S و R تێدەپەڕن. ئەمە لاچی SRـی دەرگادارە.

One more step removes the forbidden input. Give the latch a single data input D, send D to S and its complement $\overline{D}$ to R. Now S and R are always opposite, so they can never both be 1. This is the D latch (D for data):

هەنگاوێکی تر نێوخستە قەدەغەکراوەکە لادەبات. تەنها یەک نێوخستەی دراوە (Data)، D، بدە بە لاچەکە، D بنێرە بۆ S و تەواوکەرەکەی، $\overline{D}$، بۆ R. ئێستا S و R هەمیشە پێچەوانەی یەکن، بۆیە هەرگیز ناتوانن پێکەوە 1 بن. ئەمە لاچی Dـیە (D بۆ data):

While $\mathrm{EN} = 1$ the D latch is transparent: Q simply follows D, like looking through a window. When EN goes to 0 the window closes and Q keeps the last value D had. Chips such as the 74HC75 (4 bits) and the 74HC573 (8 bits) are rows of D latches, used to hold a value from a bus.

لە کاتی $\mathrm{EN} = 1$، لاچی D ڕوونە (transparent): Q تەنها دوای D دەکەوێت، وەک سەیرکردن بە پەنجەرەدا. کاتێک EN دەبێتە 0، پەنجەرەکە دادەخرێت و Q دوایین بەهای Dـی پێوە دەمێنێت. چیپەکانی وەک ⁦74HC75 (4⁩ بیت) و ⁦74HC573 (8⁩ بیت) ڕیزێک لە لاچی Dـن کە بۆ هەڵگرتنی بەهایەک لە تێپەڕگەیەکەوە (Bus) بەکار دێن.

Real systems use a clock: a square wave that ticks at a steady rate (pulses, period and frequency). Put the clock on EN and every latch may change only while the clock is HIGH. That is level triggering. It has a weakness: during the whole HIGH half of a period the latch is transparent, so if its output feeds back, through other gates, into its own input, a new value can race round the loop several times in one tick.

سیستەمە ڕاستەقینەکان سیگناڵی کاتژمێر بەکار دەهێنن: شەپۆلێکی چوارگۆشەیی (Square wave) کە بە ڕێژەیەکی جێگیر لێدەدات (تڕپەکان، کاتی خولی و لەرەلەر). سیگناڵی کاتژمێرەکە بدە بە EN و هەموو لاچێک تەنها لە کاتی HIGH بوونی سیگناڵی کاتژمێر دەتوانێت بگۆڕێت. ئەمە چالاکبوون بە ئاستە (level triggering). کەموکوڕییەکی هەیە: لە هەموو نیوەی HIGHـی کاتی خولیدا (Period) لاچەکە ڕوونە، بۆیە ئەگەر دەرخستەکەی بە گەیتی تردا بگەڕێتەوە بۆ نێوخستەی خۆی، بەهایەکی نوێ دەتوانێت لە یەک لێداندا چەند جار بە بازنەکەدا بخولێتەوە.

The cure is edge triggering: the circuit samples its input only at the instant the clock changes, usually at the rising edge (0 → 1), and ignores the input the rest of the time. Such a circuit is a flip-flop. Every flip-flop in a system changes at the same instant, once per clock period — this is what keeps a whole processor in step. A timing diagram shows the difference best:

چارەسەرەکە چالاکبوون بە لێوارە (edge triggering): سووڕەکە تەنها لەو ساتەدا نێوخستەکەی دەخوێنێتەوە کە سیگناڵی کاتژمێر دەگۆڕێت، زۆرجار لە لێواری بەرزبوونەوە (Rising edge) (⁦0⁩ بۆ ⁦1⁩) و لە هەموو کاتەکانی تردا نێوخستە پشتگوێ دەخات. سووڕێکی وەها فلیپ-فلۆپە. هەموو فلیپ-فلۆپێک لە سیستەمێکدا لە هەمان ساتدا دەگۆڕێت، لە هەر کاتێکی خولیدا یەک جار — ئەمەیە کە پرۆسێسەرێکی تەواو هاوهەنگاو دەهێڵێتەوە. هێڵکاریی کاتبەندی باشترین شێوە جیاوازییەکە پیشان دەدات:

The D flip-flop is the workhorse of digital design. At each rising edge of CLK it copies D to Q; between edges Q does not change, whatever D does. In one line: $Q^+ = D$, sampled at the edge. On the symbol, the small triangle at the clock input means "edge-triggered". Follow it edge by edge:

فلیپ-فلۆپی D بەکارهاتووترین بلۆکی دیزاینی دیجیتاڵە (Digital). لە هەر لێواری بەرزبوونەوەی CLKـدا D کۆپی دەکات بۆ Q؛ لە نێوان لێوارەکاندا Q ناگۆڕێت، D هەرچی بکات. بە یەک دێڕ: $Q^+ = D$، کە لە لێوارەکەدا دەخوێنرێتەوە. لەسەر هێماکە (Symbol)، سێگۆشە بچووکەکەی سەر نێوخستەی سیگناڵی کاتژمێر واتە «لێوار-چالاک». لێوار بە لێوار بەدوایدا بڕۆ:

A D flip-flop is the natural way to store one bit at a chosen moment, and it is the cell of registers and shift registers in the next lesson. The 74HC74 chip has two D flip-flops, each with preset and clear inputs (see below).

فلیپ-فلۆپی D ڕێگای سروشتیی هەڵگرتنی یەک بیتە لە ساتێکی هەڵبژێردراودا و خانەی تۆمارگەکان و تۆمارگەکانی جووڵاندنە لە وانەی داهاتوو. چیپی ⁦74HC74⁩ دوو فلیپ-فلۆپی Dـی هەیە کە هەر یەکەیان نێوخستەکانی preset و clearـی هەیە (لە خوارەوە بڕوانە).

How can gates react to an edge? One classic way chains two D latches, the master and the slave, with opposite enables. While $\mathrm{CLK} = 0$ the master is open and follows D, and the slave is closed, so Q does not move. At the rising edge the master closes and keeps the last D, and at the same moment the slave opens and passes that value to Q. While $\mathrm{CLK} = 1$ the slave is open but the master is closed, so changes on D cannot get through. Q can therefore change only at the rising edge.

چۆن گەیتەکان دەتوانن وەڵامی لێوارێک بدەنەوە؟ ڕێگایەکی کلاسیکی دوو لاچی D، سەرەکی (master) و پاشکۆ (slave)، بە چالاککردنی پێچەوانە بە زنجیر دەبەستێت. لە کاتی $\mathrm{CLK} = 0$ سەرەکییەکە کراوەیە و دوای D دەکەوێت و پاشکۆکە داخراوە، بۆیە Q ناجووڵێت. لە لێواری بەرزبوونەوەدا سەرەکییەکە دادەخرێت و دوایین D ڕادەگرێت و لە هەمان ساتدا پاشکۆکە دەکرێتەوە و ئەو بەهایە دەگەیەنێتە Q. لە کاتی $\mathrm{CLK} = 1$ پاشکۆکە کراوەیە بەڵام سەرەکییەکە داخراوە، بۆیە گۆڕانەکانی D ناتوانن تێپەڕن. کەواتە Q تەنها لە لێواری بەرزبوونەوەدا دەتوانێت بگۆڕێت.

Real chips often use a cleverer circuit of three small latches (and old master–slave JK chips such as the 7476 change their outputs at the falling edge), but from the outside every edge-triggered flip-flop behaves the same: one sample per active edge.

چیپە ڕاستەقینەکان زۆرجار سووڕێکی زیرەکتر لە سێ لاچی بچووک بەکار دەهێنن (و چیپەکانی JKـی سەرەکی-پاشکۆی کۆنی وەک ⁦7476⁩ دەرخستەکانیان لە لێواری نزمبوونەوە (Falling edge) دەگۆڕن)، بەڵام لە دەرەوە هەموو فلیپ-فلۆپێکی لێوار-چالاک هەمان ڕەفتاری هەیە: بۆ هەر لێوارێکی چالاک یەک خوێندنەوە.

The JK flip-flop is an edge-triggered SR flip-flop that turns the forbidden input into something useful. J works like S (set) and K like R (reset); with $J = K = 1$ the flip-flop toggles — Q changes to its opposite at the edge.

فلیپ-فلۆپی JK فلیپ-فلۆپێکی SRـی لێوار-چالاکە کە نێوخستە قەدەغەکراوەکە دەکات بە شتێکی بەسوود. J وەک S کار دەکات (دانان) و K وەک R (سفرکردنەوە)؛ کاتێک $J = K = 1$ بێت، فلیپ-فلۆپەکە هەڵدەگەڕێتەوە (toggle) — Q لە لێوارەکەدا دەبێتە پێچەوانەی خۆی.

The JK flip-flop can imitate the others: with $K = \overline{J}$ it is a D flip-flop, and with J and K joined it is a T flip-flop. The 7476 chip of the counter lab in the next lesson holds two JK flip-flops with preset and clear; it changes on the falling edge, which its symbol shows with a bubble before the triangle.

فلیپ-فلۆپی JK دەتوانێت لاسایی ئەوانی تر بکاتەوە: بە $K = \overline{J}$ دەبێتە فلیپ-فلۆپی D و بە بەستنەوەی J و K بە یەکەوە دەبێتە فلیپ-فلۆپی T. چیپی ⁦7476⁩ کە لە تاقیگەی ژمێرەری دیجیتاڵی وانەی داهاتوو بەکار دێت دوو فلیپ-فلۆپی JKـی هەیە بە preset و clear؛ لە لێواری نزمبوونەوە دەگۆڕێت، کە هێماکەی بە بازنەیەک لە پێش سێگۆشەکە پیشانی دەدات.

The T flip-flop (T for toggle) has one input. $T = 0$ holds, $T = 1$ toggles at every active edge. It is a JK flip-flop with J and K tied together, or a D flip-flop with $D = T \oplus Q$:

فلیپ-فلۆپی T (T بۆ toggle، هەڵگەڕانەوە) یەک نێوخستەی هەیە. $T = 0$ ڕادەگرێت، $T = 1$ لە هەر لێوارێکی چالاکدا هەڵدەگەڕێتەوە. ئەمە فلیپ-فلۆپێکی JKـیە کە J و K بە یەکەوە بەستراون، یان فلیپ-فلۆپێکی Dـیە بە $D = T \oplus Q$:

Hold T at 1 and Q changes once per clock period, so a whole period of Q takes two clock periods: the flip-flop divides the frequency by 2. A 1 kHz clock gives 500 Hz at Q. Chain three of them and you divide by $2^3 = 8$: 8 MHz becomes 1 MHz. A quartz watch counts the 32,768 Hz of its crystal down to exactly 1 Hz with 15 such stages, because $32\,768 = 2^{15}$. Chains like this are the counters of the next lesson.

T لە 1دا ڕابگرە و Q لە هەر کاتێکی خولیی سیگناڵی کاتژمێردا یەک جار دەگۆڕێت، بۆیە کاتێکی خولیی تەواوی Q دوو کاتی خولیی سیگناڵی کاتژمێر دەخایەنێت: فلیپ-فلۆپەکە لەرەلەر (Frequency) دابەش دەکات بەسەر 2دا. سیگناڵێکی کاتژمێری ⁦1 kHz⁩ لە ⁦Q 500 Hz⁩ دەدات. سێیان بە زنجیر ببەستە و بەسەر $2^3 = 8$دا دابەشی دەکەیت: ⁦8 MHz⁩ دەبێتە ⁦1 MHz⁩. کاتژمێرێکی کوارتز ⁦32,768 Hz⁩ـی کریستاڵەکەی بە ⁦15⁩ قۆناغی وەها دەژمێرێت تا دەگاتە ڕێک ⁦1 Hz⁩، چونکە $32\,768 = 2^{15}$. زنجیری وەها ژمێرەرە دیجیتاڵەکانی وانەی داهاتوون.

Each flip-flop type is described by a characteristic table — the next state $Q^+$ (after the edge) for every input and present state Q — or by the matching characteristic equation. Q is the bit stored now; $Q^+$ is the bit stored after the next active edge.

هەر جۆرێکی فلیپ-فلۆپ بە خشتەی تایبەتمەندی وەسف دەکرێت — دۆخی داهاتوو $Q^+$ (دوای لێوار) بۆ هەر نێوخستەیەک و دۆخی ئێستای Q — یان بە هاوکێشەی تایبەتمەندیـی هاوتای. Q ئەو بیتەیە کە ئێستا هەڵگیراوە؛ $Q^+$ ئەو بیتەیە کە دوای لێواری چالاکی داهاتوو هەڵدەگیرێت.

Every equation comes from an ordinary truth table with Q as one more input. For the JK flip-flop, with all eight rows:

هەموو هاوکێشەیەک لە خشتەیەکی ڕاستیی (Truth table) ئاسایی دێت کە Q نێوخستەیەکی زیادەیە تێیدا. بۆ فلیپ-فلۆپی JK، بە هەر هەشت ڕیزەکەوە:

$Q^+ = 1$ in rows 001, 100, 101 and 110. Grouping them on a Karnaugh map gives $J\overline{Q}$ (rows 100, 110) and $\overline{K}Q$ (rows 001, 101): exactly the equation above.

$Q^+ = 1$ لە ڕیزەکانی ⁦001⁩، ⁦100⁩، ⁦101⁩ و ⁦110⁩دا. گرووپکردنیان لەسەر نەخشەیەکی کارنۆ $J\overline{Q}$ (ڕیزەکانی ⁦100⁩، ⁦110⁩) و $\overline{K}Q$ (ڕیزەکانی ⁦001⁩، ⁦101⁩) دەدات: ڕێک هاوکێشەکەی سەرەوە.

When the power comes on, every flip-flop wakes up in a random state. So most flip-flop chips have two extra direct (asynchronous) inputs: preset forces $Q = 1$ and clear forces $Q = 0$, at once, without waiting for a clock edge. On chips such as the 74HC74 and the 7476 they are active-low, written $\overline{PRE}$ and $\overline{CLR}$. A reset button that clears every flip-flop of a circuit uses them.

کاتێک کارەبا دێت، هەموو فلیپ-فلۆپێک بە دۆخێکی هەڕەمەکی هەڵدەستێت. بۆیە زۆربەی چیپەکانی فلیپ-فلۆپ دوو نێوخستەی زیادەی ڕاستەوخۆیان (ناهاوکات) هەیە: preset $Q = 1$ دەسەپێنێت و clear $Q = 0$ دەسەپێنێت، دەستبەجێ، بێ چاوەڕوانیی لێوارێکی سیگناڵی کاتژمێر. لە چیپەکانی وەک ⁦74HC74⁩ و ⁦7476⁩دا چالاکن بە LOW و بەم شێوەیە دەنووسرێن: $\overline{PRE}$ و $\overline{CLR}$. دوگمەیەکی reset کە هەموو فلیپ-فلۆپەکانی سووڕێک سفر دەکاتەوە ئەمانە بەکار دەهێنێت.

Exam questions often give the clock and the inputs and ask for Q. Use the same four steps for every flip-flop:

پرسیارەکانی تاقیکردنەوە زۆرجار سیگناڵی کاتژمێر و نێوخستەکان دەدەن و Q دەپرسن. بۆ هەموو فلیپ-فلۆپێک هەمان چوار هەنگاو بەکار بهێنە:

Original exercises on latches, flip-flops and timing. Work each one on paper first.

ڕاهێنانی تازە لەسەر لاچەکان، فلیپ-فلۆپەکان و کاتبەندی. سەرەتا هەر یەکێکیان لەسەر کاغەز بکە.